SPARC

Instrukční cache je 16KB dvoucestná skupina asociovaných cache s 32bajtovými bloky. Cache je fyzicky indexována a obsahuje fyzické tagy (značky). Skupina je předpovězena jako část z následující položky 13 bity, které se rovnají minimální velikosti stránky. I-cache vrací až 4 instrukce z 8 instrukcí široké cachovací řádky.

Jednotka IEU obsahuje tyto komponenty:

• Dvě aritmetickologické jednotky ALU
• Multicyklickou celočíselnou násobičku
• Multicyklickou celočíselnou děličku
• 8 registrů oken
• 4 skupiny globálních registrů (normal, alternate, MMU, globální přerušení)
• zachytávací registr

Jednotka FPU je rozdělena do samostatných realizačních jednotek, které procesoru UltraSparc dovolují zpracování a zakončení dvou float instrukcí za takt procesoru. Vstupní a výstupní data jsou uchovávána v 32bitovém vstupním registru archívů (pořadač), kde každý vstup může obsahovat 32bitovou hodnotu. Většina instrukcí je plně propojena (s předáváním za jeden takt procesoru), má latentní dobu tři a neovlivňuje přesnost operandů. Precizní model výjimek je udržován synchronizací floatové fronty s frontou integrovanou a s předpovídáním nedostatku pro dlouho čekající operace.

UltraSparc zavádí základní sadu grafických instrukcí, které poskytují rychlou HW podporu pro dvoudimenzionální a třídimenzionální obrázky a video procesy, obrazovou kompresi, zpracování zvuku… Předpokladem jsou 16bitové a 32bitové částečné sčítání a násobení, booleovské operace a porovnání.

Zapisuje průchodně, tedy bez alokací – 16 KB přímé mapování cache s dvěma 16bitovými podbloky na řádek. D-cache je virtuálně indexována a fyzicky označena. Značkou je pole s dvěma úrovněmi, tedy aktualizace způsobená naplněním řádku není v rozporu s čtením značky pro přicházející nahrávání.

Hlavní rolí ECU je dosáhnout vhodné minimalizace nedostatků I-cache a D-cache. Přístupy do E-cache jsou propojeny efektivně – E-cache je částí instrukčního spojení. Následující tabulka ukazuje na velikost E-cache, kterou každý model UltraSparc podporuje. Velikost řádku E-cache je vždy 64 bytů. UltraSparc používá protokol MOESI (modify, own, exclusive, shared, invalid) udržující spojitost systému.

ECU zajišťuje přesahy procesů během nahrávacích a uchovávacích nedostatků. Může zpracovávat čtení a zápis tak, že je nerozlišuje, bez nákladného vracení (2 cykly). Konečně ECU provádí blokové hledání, nahrávání a uchovávání, které nahrává/ukládá 64bitový řádek dat z paměti do float registru souborů.

• Vyhovuje architektuře SPARC V9
• Binárně kompatibilní se všemi SPARCovskými aplikacemi
• Podporuje multimédia pomocí instrukcí VIS
• Podporuje multiprocesing
  • propojení 4 procesorů
  • podpora adresářově orientovaného protokolu
• 4cestný superskalární design s 9 prováděcími jednotkami
  • 4 celočíselné jednotky
  • 3 jednotky plovoucí čárky
  • 2 jednotky pro grafiku
• Volitelný formát bajtů Little- nebo Big Endian
• 64bitové ukazatele
• 16 KB nebloková datová cache
• 16 kB instrukční cache
  • Jednocyklové sledování větvení
  • 2bitová predikace větvení uvnitř cache
• Integrovaný řadič cache druhé úrovně
• Podporuje cache od 512 KB do 16 MB
• Blokové instrukce Load/Store
• Vysokorychlostní propojení procesoru s pamětí přenosové rychlosti
  • 1,3 GiB/s Procesor–Paměť
  • 600 MiB/s Pomocný procesor–Paměť
• Technologie/Pouzdro
  • 0,35µm 5vrstvá Metal CMOS technologie
  • Napájení 3,3 V a 2,6 V
  • 787pinové keramické pouzdro typu LGA (Land Grid Array)
• Power Management
• Možnost volby taktu procesoru – režimy kompatibilní s ultraSparc I

V procesoru UltraSparc II jsou na jednom čipu integrovány následující komponenty:

• Prefetch, branch prediction and dispatch unit (PDU)
• 16 kB instrukční cache (I-cache)
• Memory management unit (MMU) obsahující 2 buffery o 64 položkách
  • instruction translation lookaside buffer (iTLB)
  • data translation lookaside buffer (dTLB)
• Integer execution unit (IEU) se dvěma aritmeticko-logickými jednotkami
• Load buffer a Store buffer střídající data z pipeline
• 16 KB datová cache (D-cache)
• Grafická jednotka (GRU) sestavená ze dvou nezávislých spouštěcích pipeline
• Řadič externí cache (E-cache)

Instrukční cache je 16 KB pseudo-dvoucestná asociativní cache s 32bajtovými bloky. Je fyzicky indexována a obsahuje fyzické značky. Nastavení je predikováno jako součást tzv. následující položky, takže k adresování cache jsou potřebné jen indexové bity adresy.

Datová cache je typu write-through, nealokující, 16 KB, přímo mapovaná cache se dvěma 16bajtovými subbloky v každém řádku. Je virtuálně indexována a fyzicky značena. Pole značek je dvouportové, takže update značek nekoliduje se čtením těchto značek.

Hlavní role ECU spočívá v tom, že účinně zachycuje nedostatky I-cache a D-cache. ECU může zpracovat jeden přístup do externí cache za takt procesoru. Podporuje také práci s externí cache v režimech 1–1–1 a 2–2 V režimu 1–1–1 je SRAM taktována na frekvenci procesoru. V režimu 2–2 je SRAM taktována na polovinu frekvence procesoru. Velikost externí cache může být 512 KB, 1 MiB, 2 MiB, 4 MiB, 8 MiB a 16 MiB, přičemž velikost řádku je vždy 64 bajtů. K udržení spojitosti systému se používá protokol MOESI. Externí cache je fyzicky indexována a fyzicky značena.