GDDR5

Aktuálna pamäťová priepustnosť a frekvencia je aj pri GDDR5 pomerne zložitá. Je potrebné rozlišovať frekvenciu jadra samotných pamäťových čipov a následne frekvenciu na IO (input-output) pinoch. GDDR5 rovnako ako DDR3/DDR4 SDRAM využíva tzv. 8n prefetch architektúru. Prefetch architektúra umožňuje veľmi rýchly prístup k viacerým dátovým slovám v jednom riadku pamäte. Typická DRAM pamäť pracuje v troch fázach: prednabitie, prístup na riadok a prístup na stĺpec. Najnáročnejší a najpomalší je prístup na riadok. Napr. prístup k riadku typicky trvá 50 ns a k stĺpcu iba 10 ns. Tradičné DRAM preto majú už dlhšie podporovaný rýchly prístup k otvorenému/čítanému riadku. Napr. pre 8 bitov širokú pamäť (s 8 bitovým dátovým slovom) a 2048 bitmi v riadku, je relatívne rýchly prístup ku ktorémukoľvek z 256 dátových slov (2048/8). Prefetch architektúra tento prístup ešte urýchľuje. Pri prístupe k pamäti prefetch zásobník zoberie nie jedno ale celý sled za sebou idúcich dátových slov v otvorenom riadku pre čítanie a veľmi rýchlo ich presunie na IO piny a to bez nutnosti adresácie stĺpov a to všetko v jednom cykle vnútornej pamäte. To je výhodné pokiaľ CPU/GPU potrebuje za sebou nasledujúce dátové slová z riadku, čo sa ale deje veľmi často. Pri 8n prefetch je tak naraz do prefetch zásobníka načítaných až osem za sebou nasledujúcich 8-bitových dátových slov. Tie sú následne na IO prenášané a šírené ako postupnosť zostupných a vzostupných hrán externého hodinového signálu na IO pinoch. Preto šírka prefetch buffera môže byť chápaná ako pomer medzi frekvenciou jadra samotných pamäťových čipov a IO rýchlosťou. Pri 8n prefetch architektúre IO pracuje 8-násobne rýchlejšie a každý prístup k pamäti teda vedie k 8 dátovým slovám). Napr. pri 200 MHz frekvencii pamäťových čipov IO poskytuje az 1600 Mbit/s. Ak má celý modul pamäte napr. až 16 ks. IO, priepustnosť je až 200 MHz x 8 dátových slov/prístup x 16 IOs = 25,6 Gbit/s.

Pri GDDR5 existuje niekoľko cyklov/frekvencií. GDDR5 rozhranie prenáša až dve 32-bitové slová z/na IO piny v tzv. zapisovacom cykle (WCK). Vzhľadom na 8n prefetch architektúru to znamená, že jeden prístup do pamäte pozostáva z dvoch 256-bitov širokých dátových transferov v tzv. CK hodinovom cykle vo vnútornej pamäti a ôsmich korešpondujúcich 32-bitov širokých polovičných WCK cyklov na IO pinoch. CK cyklus je tzv. rozdielový inštrukčný cyklus a pracuje s polovičnou rýchlosťou ako WCK zapisovací cyklus. Presnejšie GDDR5 využíva tri cykly: dva WCK a jeden CK. Napr. pri GDDR5 s rýchlosťou 5 Gbit/s na pin, CK pracuje na 1,25 GHz a dva WCK cykly na 2,5 GHz.

V marketingu sa veľmi často namiesto správnej jednotky priepustnosti v Mbit/s či Gbit/s na bit zbernice nesprávne uvádza jednotka MHz. Týka sa to všetkých typov GDDR ale aj DDR určených pre RAM. Reálne frekvencie pamätí sú však 2-násobne nižšie (pri DDR1), 4-násobne nižšie (pri DDR2), či aj 8-násobne nižšie (pri DDR3 a DDR4). Napr. pri DDR4 marketingovo označovanej ako PC4-28800 resp. 3600 "MHz", pracujú pamäťové čipy reálne na frekvencii iba 450 MHz. Označenie PC4 značí DDR4 a číslo 28800 značí maximálnu teoretickú priepustnosť celého DIMM modulu v MB/s a vypočíta sa ako 8-násobok číselnej hodnoty 3600, pretože DDR  pamäte pre RAM využívajú vždy 64-bitovú zbernicu (72 bitov s ECC) a keďže bajt má 8 bitov, tak počas jedného cyklu sa prenesie 8 bajtov (64 bitov). Jeden DIMM modul DDR4 PC4-28800 resp. 3600 "MHz" má teda teoretickú maximálnu priepustnosť 28,8 GB/s. Moduly RAM možno zapájať aj viac-kanálovo, čím sa teoretická maximálna priepustnosť znásobuje. V praxi priepustnosť neškáluje celkom lineárne a straty sú tým väčšie, čím viac je kanálov RAM.

Podobne možno počítať pamäťovú priepustnosť pri GDDR, avšak vychádza sa iba z hodnoty priepustnosti v Mbit/s či Gbit/s na pin zbernice (nesprávne uvádzaná marketingová jednotka "MHz") a šírky zbernice. Napr. grafická karta s 384 bit zbernicou a GDDR5 na 7000 tzv. "MHz" (t.j. 7000 Mbit/s na bit zbernice) má pamäťovú priepustnosť GDDR pamäte 7000 Mbit/s x 384 = 2 688 000 Mbit/s = 336 000 MB/s = 336 GB/s.

Jeden 32-bitový GDDR5 pamäťový čip má typicky 67 signálnych pinov. Zvyšné piny zo 170 BGA upevnenia sú napájacie a uzemňovacie.

Tento článok je čiastočný alebo úplný preklad článku GDDR5 na anglickej Wikipédii (číslo revízie nebolo určené).