Hradlo OR

Hradlo OR, zkráceně jen OR, je logický člen, který realizuje operaci logické disjunkce. Z pravdivostní tabulky hradla OR vyplývá, že na výstupu hradla bude logická 1, pokud alespoň na jednom ze vstupů hradla bude signál, který odpovídá logické 1.

[1]

Pravdivostní tabulka
VstupyVýstup
000
011
101
111
Schematická značka hradla OR dleANSI/MIL
Schematická značka hradla OR dle International Electrotechnical Commission

Logika hradla

Implementace hradla
CMOS hradlo OR
NMOS hradlo OR
PMOS hradlo OR
TTL hradlo OR

Náhrada hradla OR

Hradlo OR je možné v zapojení elektronického obvodu nahradit pomocí hradel NOR nebo NAND.

Hradlo OROR pomocí obvodů NANDOR pomocí obvodů NOR

Řada 4000
  • 4071: 4× hradlo OR se čtyřmi vstupy [2]
  • 4072: 2× hradlo OR se čtyřmi vstupy[3]
  • 4075: 3× hradlo OR se třemi vstupy[3]

Řada 7400
  • 7432: 4× hradlo OR s dvěma vstupy [4]

Související články

Externí odkazy

Reference
  1. PECINA, Josef; PECINA, Pavel. Základy číslicové techniky [online]. Pedagogická fakulta Masarykovy univerzity, 2007 [cit. 2021-05-01]. Dostupné online. (čeština)
  2. Datasheet CD4071BC • CD4081BC [online]. Fairchield Semiconductor, 1987-10, rev. 2002-04 [cit. 2021-05-01]. Dostupné online. (angličtina)
  3. Datasheet CD4071B, CD4072B, CD4075B [online]. Texas Instruments, rev. 1999 [cit. 2021-05-01]. Dostupné online. (angličtina)
  4. Datasheet sn_7432 [online]. Texas Instruments, rev. 1996 [cit. 2021-05-01]. Dostupné online. (angličtina)
This article is issued from Wikipedia. The text is licensed under Creative Commons - Attribution - Sharealike. Additional terms may apply for the media files.