Hradlo AND-OR-INVERT
Hradlo AND-OR-INVERT (angl. AND-OR-INVERT gate) je druh logického digitálneho elektronického obvodu zo skupiny kombinačných obvodov (hradiel).
| Hradlo AND-OR-INVERT | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| Typ | kombinačný obvod (hradlo) | ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
| Pravdivostná tabuľka
(2+2 vstupy) |
| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
| Typy z rodiny 7400 | 7450 (2x 2x2-vstupový AND-OR-INVERT, 1 rozšíriteľný) 7451 (2x 2x2-vstupový AND-OR-INVERT) 7453 (1x 4x2-vstupový AND-OR-INVERT, rozšíriteľný) 7454 (1x 4x2-vstupový AND-OR-INVERT) 7455 (1x 2x4-vstupový AND-OR-INVERT) 7464 (4-2-3-2-vstupový AND-OR-INVERT) 7465 (4-2-3-2-vstupový AND-OR-INVERT, OC) | ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
| Typ z rodiny 4000 | 4085 (2x 2x2 vstupový AND-OR-INVERT) 4086 (1x 4x2-vstupový AND-OR-INVERT, rozšíriteľný) | ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
Funkcia
Hradlo AND-OR-INVERT je kombinačným logickým obvodom, odvodeným od základných hradiel hradlo AND, hradlo OR a hradlo NOT. Výstup je v log.0, ak na všetkých vstupoch ktoréhokoľvek z AND hradiel je log.1.
Táto zvláštna funkcia slúži najmä na dekódovanie adresy. Na vstupy AND hradiel sú privedené adresné vodiče, niektoré invertované a niektoré priamo; a ak nastane požadovaná kombinácia (t. j. požadovaná adresa), výstup obvodu prejde do log.0 (u pamätí a periférnych obvodov pripájaných k mikroprocesorom je povoľovací vstup obvykle konštruovaný ako invertujúci, t. j. aktívny v log.0). Rôznou kombináciou invertorov adries na jednotlivých AND členoch sa dosiahne aktivácia výstupu pri niekoľkých vybraných adresách.
Prevedenie
AND-OR-INVERT hradlo sa síce vyskytuje v bežných rodinách logických obvodov ako integrovaný obvod, ale ide o zastarané obvody. Boli plne nahradené programovateľnými logickými obvodmi PAL/GAL a vyskytujú sa aj ako zaintegrované napr. v čipsetoch matičných dosiek počítačov.