I²C

Sběrnice rozděluje připojená zařízení na řídicí (master – zahajuje a ukončuje komunikaci; generuje hodinový signál SCL) a řízené (slave – zařízení adresované masterem). Podle stavu k 1. říjnu 2006 nejsou vyžadovány žádné licenční poplatky pro implementaci, avšak zpoplatněné je přidělování adres pro slave zařízení.[1]

Sběrnice I²C se hojně používá v různých zařízeních včetně IBM PC kompatibilních počítačů:

• čtení konfiguračních dat z SPD EEPROM v paměťových DIMM modulech (SDR SDRAM, DDR SDRAM, DDR2)
• správa PCI karet pomocí spojení SMBus 2.0
• přístup k NVRAM čipům obsahujících uživatelská nastavení (na síťové kartě, řadiči)
• přístup k nízkorychlostním D/A a A/D převodníkům
• změna kontrastu, teploty barev, vyvážení barev v monitorech (DDC)
• změna hlasitosti inteligentních reproduktorů
• řízení OLED a LCD displejů mobilních telefonů
• čtení údajů o monitorovaných zařízeních (teplota procesoru, rychlost větráčků)
• čtení hodin reálného času
• zapínání a vypínání napájení systémových komponent

Umožňuje propojení až 128 různých zařízení s pouze dvěma obousměrnými vodiči. Jeden tvoří hodinový signál SCL (Synchronous Clock) a druhý datový kanál SDA (Synchronous Data). Z elektrického hlediska jsou oba kanály zapojeny jako otevřený kolektor. Maximální délka vodičů je dána jejich nejvyšší přípustnou kapacitou 400 pF. Každý vodič musí být připojen jedním pull-up rezistorem ke kladnému napětí, což zajistí vysokou úroveň v klidovém stavu. Při probíhajícím přenosu jsou na SDA vysílány jednotlivé datové bity přičemž platí pravidlo, že logická úroveň na SDA se smí měnit pouze je-li SCL v úrovni L. Toto pravidlo je porušeno ve dvou speciálních případech. A to při vysílání podmínek START a STOP, které se používají k zahájení komunikace a k ukončení přenosu.

Maximální frekvence signálu SCL je podle verze I²C 100 kHz nebo 400 kHz. Pro obě frekvence je dána minimální povolená doba setrvání SCL v úrovni L a H. Při komunikaci i při přenosu dat si jednotlivé stanice synchronizují generátory hodin tak, že trvání úrovně H na SCL je odměřováno vnitřním časovačem každé stanice až od okamžiku, kdy SCL skutečně úrovně H dosáhne (protože je SCL typu otevřený kolektor, může být v úrovni L držen i v situaci kdy se daná stanice snaží nastavit úroveň H). Podobně je doba trvání úrovně L na SCL odměřována od sestupné hrany. Tento mechanismus umožňuje některé ze stanic zpomalit přenos: pomalá stanice může podržet po určitou dobu signál SCL v úrovni L a tím zabránit vysílající stanici ve vyslání dalšího bitu. Sběrnice I²C neumožňuje duplexní přenos, v jednom okamžiku vysílá jen jedno zařízení. Všechna zařízení připojená na sběrnici musí mít individuální adresu o délce 7 nebo 10 bitů a implementovaný mechanizmus komunikace pomocí I²C sběrnice.

Časový diagram

Sekvence přenosu dat

Přenos dat se zahajuje START bitem (S), když je SDA nízká, zatímco SCL zůstává vysoká. Pak, SDA nastaví přenášený bit zatímco SCL je nízká (modrá) a jsou odebrány vzorky dat (přijaté) při SCL stoupá (zelená). Když je přenos dokončen, je poslaný STOP bit (P) pro uvolnění datové linky, změnou SDA na vysokou, zatímco SCL je trvale vysoký. Aby se zabránilo falešně detekci, je úroveň na SDA změněn na negativní hraně a je zachycen na kladné hrany SCL.

Každému přenosu předchází vyslání podmínky START. Potom je vysílána 7bitová adresa příjemce a jeden bit R/W, který indikuje požadovanou operaci (čtení/zápis). Další bit ACK je vysílán s úrovní H a je určen k potvrzení přijímací stanice o připravenosti přijímat. Dále jsou přenášena data ve směru určeném předchozím bitem R/W. Každý byte je následován jedním bitem ACK. Po ukončení přenosu je vyslána podmínka STOP.

• Obrázky, zvuky či videa k tématu I²C na Wikimedia Commons